#### SEMICONDUCTOR STORAGE DEVICE

Patent number:

JP3171768

Publication date:

1991-07-25

Inventor:

SAKUI YASUSHI

Applicant:

**TOSHIBA CORP** 

Classification:

- international:

H01L27/108; G11C11/401

- european:


Application number:

JP19890311386 19891130

Priority number(s):

#### Abstract of JP3171768

PURPOSE:To acquire a semiconductor memory device which enables high integration without using a parasitic transistor by forming a storage node by a well using a single wellisolated MOS transistor as a memory cell. CONSTITUTION: A p-type well 2 is formed in each memory cell formation region of an ntype silicon substrate 1 through ion implantation of boron. A gate electrode 6 is formed in each p-type well 2 by a polycrystalline silicon film through a gate insulating film 5. Arsenic is ion-implanted using the gate electrode 6 as a mask to form an ntype source layer 7 and a drain layer 8. In the memory cell, the p-type well 2 which is formed for each MOS transistor is a storage node. Difference in threshold value voltage of a MOS transistor in accordance with difference in electric potential of the p-type well 2 in floating state is made to correspond to information '0', '1'. Write of information '1' is carried out by causing impact ionization near a drain and by charging the well 2 by a hole generated then.



Data supplied from the esp@cenet database - Patent Abstracts of Japan



#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03171768 A

(43) Date of publication of application: 25.07.91

(51) Int. CI

# H01L 27/108 G11C 11/401

(21) Application number: 01311386

(22) Date of filing: 30.11.89

(71) Applicant:

TOSHIBA CORP

(72) Inventor.

**8AKUI YASUSHI** 


#### (54) SEMICONDUCTOR STORAGE DEVICE

#### (57) Abstract:

PURPOSE: To acquire a semiconductor memory device which enables high integration without using a parasitic transistor by forming a storage node by a well using a single well-isolated MOS transistor as a memory cell.

CONSTITUTION: A p-type well 2 is formed in each memory cell formation region of an n-type silicon substrate 1 through ion implantation of boron. A gate electrode 6 is formed in each p-type well 2 by a polycrystalline silicon film through a gate insulating film 5. Arsenic is ion-implanted using the gate electrode 6 as a mask to form an n-type source layer 7 and a drain layer 8. In the memory cell, the p-type well 2 which is formed for each MOS transistor is a storage node. Difference in threshold value voltage of a MOS transistor in accordance with difference in electric potential of the p-type well 2 in floating state is made to correspond to information '0', '1'. Write of information '1' is carried out by causing impact ionization near a drain and by charging the well 2 by a hole generated then.

# COPYRIGHT: (C)1991,JPO&Japio



⑩日本国特許庁(JP) ⑪特許出願公開

# @ 公 開 特 許 公 報 (A) 平3-171768

Dint. Cl. 3

識別記号 庁内整理番号 码公開 平成3年(1991)7月25日

H 01 L 27/108 G 11 C 11/401

H 01 L 27/10 G 11 C 11/34

3 2 1 3 6 2 B

審査請求 未請求 請求項の数 3 (全8頁)

⑤発明の名称 半導体記憶装置

> ②符 顧 平1-311386

匈出 頤 平1(1989)11月30日

個発 明 者

康司

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝 の出 顋 人

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外3名

1、発明の名称

半導体記憶装置

- 2. 特許納水の範囲
- (1) それぞれ分離された第1 専電型ウェルに形 成されてマトリクス配列され、ウェル電位の相違 によるしきい値電圧の相違を二値情報の"0"。 "1"に対応させて記憶する複数の第2導電チャ **キルMOSトランジスタと、**

前記複数のMOSトランジスタのゲート電極が その配列の一方向に沿って共通接続された複数の クード 増と、

前記世数のMOSトランジスタのドレインがモ の配列の前記ワード線と交差する方向に沿って共 通接続された複数のピット線と、

前記複数のMOSトランジスタのソースが前記 ワード線方向またはピット線方向に沿って共通接 続された複数の制御線と、

を得えたことを特徴とする半導体記憶装置。

(2)前紀MOSトラングスタが形成されたウェ

ルはフローティング・状態に保たれ、MOSトラン ジスタのドレイン近符でインパクトイオン化を超 こし、このとき流れる甚板電流によりウェルを充 地することによって"1" 音込みが行われる請求 項1記載の半導体記憶装置。

(3) 前記MOSトランジスタが形成されたウェ ルはフローティング状態に保たれ、ウェルとソー ス間の過渡的な順方向電流によってウェルを放電 することにより"0" 書込みが行われる請求項1 記載の半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、一個のMOSトランジスタにより メモリセルを構成した半導体記憶袋屋に関する。

(従来の技術)

現在実用されている半導体記憶装置のうち、 最も高泉積化が進んでいるのは、一個のMOSト ランジスタと一個のキャパシタによりメモリセル を構成するDRAMである。

#### 特別平3-171768 (2)

これに対して、一個のMOSトラングスタのみで一個のメモリセルを構成するDRAMが 扱本されている(P. K. Chatterjoo et al.

"Circuit Optimization of the Tapor
I solated Dynamic Gain RAM Cell
for VSLI Memories "ISSCC" 19,
p.22)。このメモリセルは、埋込みチャネル構造
のMOSトランジスタを用いて構成される。その動作原理は、素子分離絶縁膜のテーパ部に形成される寄生トランジスタを用いて表面反転層の光電,
放電を行うことにより、"1", "0"の情報記
値を行うものである。

しかしこのメモリセルは、寄生トランジスタを 告込み用トランジスタとして用いるため、 等価的には二個の MOSトランジスタにより 帯を成成 でいることになる。そして 寄生トラン ジスタ 例 を 用いていることから、特性の 制御が難 い といっぱ だけ にない でした でいる ( 黒海他、 『TIセルに おける情報音き込み機構の解析』昭和58年度電子通信 学会総合全国大会 .589 )。またテーパ部の寄生 トランジスタを利用する事から、集積度を向上さ せることも難しい。

#### (発明が解決しようとする課題)

以上のように従来提案されている一個の MOSトランジスタによりメモリセルを構成する ものは、寄生トランジスタを利用しているために、 特性の制御性や集額度の点で問題がある。

本類明は、この様な問題を解決し得る新しい動作原理による半導体記憶装置を提供することを目的とする。

#### [発明の構成]

#### (課題を解決するための手段)

本発明による半導体記憶装置は、第1導電型ウェルに形成された第2導電チャネルMOSトランジスタをメモリセルとして用いる。このメモリセルは、フローティング状態に保ったウェルを記憶ノードとして、ウェルの充放電による電位の相違によるしきい値電圧の相違を二値情報の "0".

は、ウェルに形成されたMOSトランジスタのドレイン近傍でインパクトイオン化を起こさせせてのとき発生するキャリアのうちウェルにとってを設ますりではより記憶ノードである。するとにより、行われる。での「ないなでである」とはより行われる。ないはでは、よりウェルを放電であることにより行われる。

#### (作用)

本地別によれば、ウェルを記憶ノードとして 用いる新しい原理のDRAMセルが得られる。各 込みに寄生トランジスタを用いることはなく、し たがって特性の対象性にも優れており、高葉数化 も可能である。

#### (実施例)

以下、本発明の実施例を図面を参照して説明する。

郊1図(a) (b) は、一実施例のメモリセルア

レイを示す平面図とそのX-X′断面図である。 n型シリコン基板1の各メモリセル形成領域には ポロンのイオン注入によりp型ウェル2が形成さ れている。各メモリセル間はフィールド酸化酶4 とその下に砒素のイオン注入により形成されたn 型層3により分離されている。各p型ウェル2に は、ゲート柏緑膜5を介して多粒品シリコン膜に よりゲート電極6が形成され、このゲート電極6 をマスクとして砒素をイオン注入してn型ソース 層7およびドレイン層8が形成されている。ゲー . ト斌極6は、一方向に並ぶ複数のMOSトランジ スタについて連続的に配設されて、ワード線WL となる。ワード線が形成された基板面は第1の層 間絶縁勝りで置われ、これにコンタクト孔10。 11が請けられて、第1層A8膜によりソース電 極12、ドレイン電極13が形成されている。ソ ース増展12はワード線WLと同じ方向に複数の ノモリセルについて連続的に配設されて、これは 制御練」となる。ドレイン電極13は各メモリセ ル毎に独立であり、これは後に形成されるピット

数につながる中継性低である。その後全面が第2の周間絶謀数14で扱われ、これにコンタクト孔が別けられて、第2届A1歳によってピット線(BL)16が形成されている。ピット線16は、ワード線とは交差する方向の複数のメモリセルのドレイン電艦13を共通接続するように連続的に配設されている。最後に全面は保護機17により置われている。

このメモリセルアレイは、通常のCMOS構造の集積回路でのnチャネルMOSトランジスタの製造工程と使わらない工程によって得られる。なお、ゲート電極下にしきい値制御のため倒えばポロン等のイオン注入を行ってもよい。またゲート電極6は、多結品シリコン膜の他、金属シリサイドやポリサイド、或いはこれらの組み合わせを用いることもできる。

第2回は、このメモリセルアレイの等価回路を 4ピット分について示している。

この実施例によるメモリセルは、各MOSトラングスタ毎に形成されたり型ウェル2が記憶ノー

のしきい値式圧が相違することを情報 "0"。 \*1 \* に対応させる。情報 \*1 \* の害込みには、 ドレイン近傍でインパクトイオン化を起こさせ、 このとき発生する電子。正孔のうち正孔によりウ ェル2を充増することで行う。この皆込み動作で は、第3図に示すように、MOSトラングスタの 益板パイアスが V ms, から V mso へと深くなると ( | V aso - V ss | > | V ast - V st | ) 、しき い値電圧が上昇し、これによって同一ゲート電圧 における技板電流し。に大きい意が生じるという 特性を利用する。すなわち正孔電流によってウェ ル電位が上昇するとしきい値電圧は低下してます ます法板電流が上昇するという正帰還がかかり、 これによってウェル電位は、ソース電位をVase したとき、pn 接合のピルトインポテンシャル φョまで上界する。情報"0" 普込みは、制御線 12に負信位を与えてソース側のpn接合を瞬間 的に順方向パイアス状態として、p型ウェル2を

ドであって、このp型ウェル2のフローティング

状態での危位の相違によってMOSトランジスク

強制的に放電させることにより行う。 情報統出 しは、 電流続出しによる。 すなわち所定のゲートバイアスを印加して、 しきい 値の差によるソース から ドレインへのチャネル 電流の大小によって、 ビット線が充出される 単位の差を料別する。

より具体的にこの実施例のメモリセルの統出しおよび再書き込みの動作サイクルを説明する。

第4図は、情報 "0"の統出し、再書き込みの動作を示すタイミング図であり、第5図(a) ~ (1)はその各タイミングでのメモリセルの電位関係である。第6図は、情報 "1"の統出し、再書き込みの動作を示すタイミング図であり、第7図(a) ~ (h)はその各タイミングでのメモリセルの気位関係である。

 -- (1/2) V cc+ ø a である (第5 図(a) . 第7図(a))。ワード線が選択されると選択ワー ド線電位は V wL = (1/2) V cc + V TH: となる。 Vin は、"1"状態のメモリセルのしきい値管 丘である。このとき(時刻tb)、しきい紅地圧 の差によって"1"状態のメモリセルでは制御粮 地位かしきい位置圧の降下なくピット線まで伝達 されて、 V o L = (1/2) V ccまで上昇し、°0° 状態のメモリセルではピット線の単位上昇は、 VaL= (1/2) Vcc+ Vтн - Vтн о に止まる (第5図(b) , 第7図(b) ) 。 V тио は "O" 坎 雄のメモリセルのしきい位電圧である。このとき、 ピット線センスアンプがダイナミック型フリップ フロップである場合には、ピット線をフローティ ングとして、その電位変化をセンスアンプで検出 する。ピット雄センスアンプとしてカレントミラ - 型差動増幅器を用いる場合には、ピット線をフ ローティングにする必要はない。以上により、辞

次に選択されたワード級がVssまで低下して円

出し動作は完了する。

## 特別平3-171768 (4)

書き込みサイクルに入る(時刻して)。 ピット森 はこの時点までに、"1"統出しが行われた場合 はVcc, \*O\* 袋出しが行われた場合はVssに安 定している (第5図(c) , 第7図(c) ) 。 可告き 込みはまず、制御線の電位がVューー(1/2) V ccとなり、これによりすべてのメモリセルの p 型ウェルが、Vwĸuuーー(1/2)Vcc+øsと なる。すなわちすべてのメモリセルはソースのp n 接合で過波的に顧方向電流が波れて、一旦 °0° **書込み(クリア)がなされる。これが時刻しd の** 状態である (第5図(d) , 第7図(d) ) 。 次いで 斜御線の単位はV,=Vssとなり(時刻te,第 5 図(a) , 第 7 図(e) ) 、 その後選択ワード線が V wi = (1/2) V cc + V THI まで上昇する。こ れにより、"1"が再者き込みされるメモリセル では、MOSトランジスタのゲート・ソース脳電 圧が(1 / 2) V cc + V TH1 、ドレイン・ソース 間電圧がVccとなり、ドレイン近的でインパクト イオン化が生じて電子・正孔対が生成される。発 生した電子はドレインに吸収され、正孔はp型ウ

ェル内に拡散してその電位を上昇させる。p型ウ ェル電位Vwstisが上昇すると、しきい確電圧が低 下するため一層技術電流が増大するという正滑選 がかかり、やがてVwエヒヒー タ』まで充電される (時刻tf, 第5図(f))。一方、"O"の再書 き込みがなされるメモリセルでは、ドレイン・ソニ - ス間電圧は O V であり、ゲート・ソース間電圧 は(1/2) V cェ+ V ты; であるため、3 極質動 作領域にあってインパクトイオン化による益収型 流は流れず、ウェル気位はV wall-- (1/2) V cc+ ø s に保たれる(時刻tf , 第7図(f) )。 その後制御線常位はV」- (1/2) V ccまで反 る (時刻tg , 郑5図 (g), 郑7図 (g)) 。 そし て選択ワード線の電位がVvi=Vssに戻って非選 沢状態となり (時刻th, 筇5図 (h). 筇7図 (h))、"1"の再書き込みがなされたピット線 がVasに放出されて、円音き込みサイクルは終了 する(時刻し1,第7図(1))。

こうしてこの皮施例によれば、それぞれり型ウェルに形成されたnチャネルMOSトランジスタ

をメモリセルとして、p型ウェルを記憶ノードとした新しい動作原理のメモリを実現することができる。このメモリセルは、書込み動作に寄生トランジスタを用いないから、特性の制御性に優れている。また高集額化も可能である。

木発明は上記実施例に限られない。

たとえば、衆子分離はLOCOS法によらず、 溝を摺ってCVDによる抵辞膜を埋め込む方法に よってもよい。その場合のメモリセルアレイの構 造を第1図(a) (b) に対応させて第8図(a) (b) に示す。

また上記実施例では、制御線 J をワード線 W L と平行に配設したが、第9図に示すようにこれを ピット線 B L と平行に配設することもできる。

さらにメモリセルを構成するMOSトランジスタの構造として、第10図に示すような所謂 LDD構造を採用することもできる。

また図には示さないが、専心型をすべて逆にしてpチャネルMOSトランジスタを用いても同様のメモリが実現できる。

#### [発明の効果] .

以上説明したように本発明によれば、ウェル分離された一個のMOSトランジスタをメモリセルとしてウェルを記憶ノードとする新しい動作原理の高集積化可能な半導体記憶袋置が得られる。
4. 図面の簡単な説明

第1図(a)(b)は、本発明の一実権例のメモリセルアレイの構造を示す平面図とそのX-X/断

第2図はそのメモリセルアレイの等価同路図。 第3図はそのメモリセルの動作原理を説明する ための基板電液の基板パイアス依存性を示す図、 第4図は同じく"1" 読出しと再書き込みサイ クルを説明するためのタイミング図、

第5図(a) ~ (i)はその各タイミングにおける メモリセルの電位関係を示す図、

第6図は同じく °0° 統出しと可書き込みサイクルを説明するためのタイミング図、

第7図(E) ~ (h)はその各タイミングにおける メモリセルの電位関係を示す図、


## 持閒平3-171768 (5)


第8図(a) (b) は他の実施例のメモリセルアレイの構造を示す平面図とその X − X′ 断面図、


第9図は他の実施例のメモリセルアレイの**等級** 回路図、

第10回は他の実施例のメモリセル構造を示す 断面凶である。


出版人代理人 弁理士 给江武彦








# 特閒平3-171768 (6)




## 特別平3-171768 (7)



**5** 7 **8** 

篇 10 图

# 持周平3-171768 (8)



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.